DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03165415

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

**02-140915** [JP 2140915 A]

**PUBLISHED:** 

May 30, 1990 (19900530)

INVENTOR(s): OKA HIDEAKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-295065 [JP 88295065]

FILED:

November 22, 1988 (19881122)

INTL CLASS:

[5] H01L-021/20; H01L-021/324; H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors) JOURNAL:

Section: E, Section No. 966, Vol. 14, No. 383, Pg. 66, August

17, 1990 (19900817)

### **ABSTRACT**

PURPOSE: To enable a semiconductor element to be formed selectively at a crystallized area by allowing a single crystal silicon, etc., to be selectively formed on an insulation amorphous material and by controlling the position where a crystal grain boundary exists.

CONSTITUTION: An amorphous material layer 102 which mainly consists of silicon is formed on an insulation amorphous material 101. Then, a metal layer 103 is formed on the amorphous materials layer 102, the metal layer is eliminated leaving a part which becomes a seed area 10, and crystal nuclei which become seeds can be generated at areas where the amorphous material area 102 and the metal layer 103 are in contact. Furthermore, the amorphous material layer 102 is selectively formed by crystal growth by heat treatment, etc., with the seed areas 104 as the starting points. Semiconductor elements are formed on silicon layer 105 formed by crystal Thus semiconductor elements can be selectively formed at crystal areas by controlling the position of crystal grain boundary.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008325092

\*\*Image available\*\*

WPI Acc No: 1990-212093/199028

Semiconductor device with monocrystal selectively on silica layer - produced from contact portion of silicon and aluminium specified temp.

range etc. NoAbstract Dwg 1/8

Patent Assignee: EPSON CORP (SHIH )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2140915 A 19900530 JP 88295065 A 19881122 199028 B

Priority Applications (No Type Date): JP 88295065 A 19881122

Title Terms: SEMICONDUCTOR; DEVICE; MONOCRYSTAL; SELECT; SILICA; LAYER; PRODUCE; CONTACT; PORTION; SILICON; ALUMINIUM; SPECIFIED;

TEMPERATURE; RANGE; NOABSTRACT

Derwent Class: L03; U11; U12; U13

International Patent Class (Additional): H01L-021/20; H01L-029/78

File Segment: CPI; EPI

個日本国特許庁(JP)

10 特許出願公開

# 母 公 開 特 許 公 報 (A) 平2-140915

@Int. Cl. 5

绘別記号

庁内整理番号

❷公開 平成 2年(1990) 5月30日

H 01 L 21/20 21/324 21/336

7739-5F

8624-5F H 01 L 29/78 3 1 1 Z 審査請求 未請求 請求項の数 1 (全8頁)

**公発明の名称** 半導体装置の製造方法

**郊特 顧 昭63-295065** 

20出 5 昭63(1988)11月22日

**@**発明者 岡 秀

明 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 頤 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 上柳 雅誉 外1名

明 福 🛊

1. 発明の名称

半導体装置の製造方法

- 2.特許請求の範囲
- 1) (a) 絶縁性非晶質材料上にシリコンを主体 とする非晶質材料層を形成する工程。
- (b) 該非品質材料層上に金製層を形成しパターン形成する工程。
- (c) 熱処理等により、該非品質材料層と該金属 脂が搭触している領域に結晶接を生成させる工程、
- (d) 放非品質材料層を前記結晶核をシードとして、熱処理等により結晶成長させる工程。
- (e) 結晶成長させたシリコン暦に半導体素子を 形成する工程を少なくとも有することを特徴とす る半導体装置の製造方法。
- 3、発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に係わり、特に、絶縁性非晶質材料上に選択的に単結晶半導体 膜を形成する半導体装置の製造方法に関する。

{健康の技術]

ガラス、石英等の絶縁性非晶質差損や、Si O。等の絶縁性非晶質層上に、高性能な半導体業 子を形成する試みが成されている。

近年、大型で高解像度の液晶表示パネルや、高速で高解像度の密着型イメージセンサや三次元 I C 等へのニーズが高まるにつれて、上述のような絶縁性非晶質材料上の高性能な半導体素子の実現が待望されている。

ンもしく仕多結基シリコンを牽子材としたTFT は、単結晶シリコンを素子材とした場合に比べて TFTの電界効果移動度が大幅に低く(非晶質シ リコンTFT<1cmª /V・sec、多糖品シー リコンTFT~10cm\*/V·sec). 高性 能なTFTの実現は困難であった。

一方、レーザピーム等による泊数再絡晶化法 は、未だに十分に完成した技術とは言えず、ま た、液晶表示パネルの様に、大面積に素子を形成 する必要がある場合には技術的困難が特に大き

そこで、絶縁性非晶質材料上に高性能な半導体 案子を形成する簡便かつ実用的な方法として、大 粒径の多緒品シリコンを固相成長させる方法が注 目され、研究が進められている。(Thin Solid Piles 100 (1983) p. 227, JJAP Vol. 25 No. 2 (19 86) p.L121)

[発明が解決しようとする課題]

しかし、従来の技術では、多結晶シリコンの粒

.(d) 放非品質材料層を前記結晶核をシードとし て、熟処理等により結晶成長させる工程。

(e) 結晶成長させたシリコン層に半導体業子を 形成する工程を少なくとも有することを特徴とす

## [実施例]

第1回は、本発明の実施例における半導体装置 の製造工程図の一例である。尚、第1図では半導 体素子として油膿トランジスタ(TFT)を形成 する場合を例としている。

第1個において、(A)は、、ガラス、石英等 の絶縁性非晶質基板、もしくはSi0。等の絶縁 性非品質材料層等の絶縁性非品質材料 101上に シリコンを主体とする非晶質材料層102を形成 する工程である。 放来品質材料度の形成方法とし ては、プラズマCVD法、蒸着法、EB蒸着法。 MBE法、スパック法、CVD法等で非品質シリ コンを成職する方法と、 微結基シリコンもしくは 多粧品シリコン等をブラズマCV D 法、C V D

ところが、これらのTFTのうち非晶質シリコ、一後、結晶粒界の存在する位置を十分に関御するこ とが困難であった。従って、仮に大粒径の多結品 シリコンが形成できたとしても、結晶粒の内部に 形成されたTFTと結晶粒界部にTPTのチャン ネル領域が位置したTFTの間で特性が大幅に異 なることから、TFTで構成した走査回路の動作 速度が、結晶粒界部に位置する特性の思いTFT の特性で制限されたり、最悪の場合は、回路が動 作しない等の重大な問題が発生した。

> そこで、本発明は結晶性界の位置を制御し、半 導体素子を結晶領域に選択的に形成する製造方法 を提供するものである。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、

(a) 絶縁性非晶質材料上にシリコンを主体とす る非品質材料層を形成する工程、

(b) 該非品質材料層上に金属層を形成しパター ン形成する工程。

(c) 無処理等により、放非品質材料層と該金属 層が接触している領域に結晶核を生成させる工

法、獲者法、EB煮着法、MBE法、スパッタ法 等で形成後、Si、Ar、B、P、He、Ne、 Kァ、H等の元素をイオン打ち込みして、政策略 品シリコンもしくは多結晶シリコン等を非晶質化 する等の方法がある。

(8) は、該非品質材料階102上に金属層1 03を形成し盆金属層をシード領域104となる 部分を残して除去し、慈処理等によって、該非品 貸材料層102と金属層103が接触している部 分にシードとなる結晶核を生成させる工程であ る。金属層としてA1を用いた場合を例にする と、該金属層103と接触している非晶質シリコ ンは他の部分と比べてより低温でしかも短時間で 結晶技が発生し易い。そこで、金属層と複触して いない部分からは結晶核が発生しない濃度及び時 間で熟処理を行うと、シード保城104から選択 的に結晶成長を誘起することができる。異体的に は、蒸着法等でAIを形成しパターン形成した後 で、200℃~450℃程度で15分~2時間程 度の熱処理を行うと、金属層と非品質シリコン層

尚、結晶核が生成する熱処理温度は非晶質シリコンの成膜方法によって最適値が異なる。例えば、プラズマCVD法で形成した非晶質シリコンの場合は200℃~350℃程度の比較的低温で結晶核が形成される。そのため、シード領域以外から結晶核が生成されにくい低温の熱処理でシード領域に結晶核を生成できるメリットがある。

(C)は、越非晶質材料層102を該シード領

場合においても、下層部の素子に悪影響(例えば、不純物の拡散等)を与えずに、上層部に半導体素子を形成することが出来る。続いて、ゲート電優を形成後、ソース・ドレイン領域をイオン法人法、無拡散法、プラズマドーピング法等で形成し、層間絶縁調をCVD法、スパッタ法、プラズマCVD法等で形成する。さらに、該層間絶縁度にコンタクト大を開け、配緬を形成することでTFTが形成される。

本発明に基づく半導体を設置の製造方法で作製を を選ばているのでは、アースを 果 なりのでは、アースを 果 なりのでは、アースを ないのでは、アースを ないののでは、アースを ないののでは、アースを ないのでは、アースを ないのでは、アースを ないのでは、アースを ないのでは、アースを ないのでは、アースを ないのでは、アースを ないのでは、アースを ないのでは、アースを ないののでは、アースを ・アースを ・アーな ・アースを ・アーな ・アースを ・アースを ・アーな  域104を起点として、熱処理等により選択的に 結晶成長させる工程である。熱処理温度は550 で~650で程度で20時間~30時間程度の無 処理を行う。

(D)は、結晶成長させたシリコン暦105に 半導体素子を形成する工程である。尚、第1団 (D) では、半導体素子としてTFTを形成する 場合を例としている。図において、106はゲー ♪ 管標、107はソース・ドレイン領域、108 はゲート絶縁額、109は層間絶縁艦、110は コンタクト穴、111は配線を示す。TFT形成 法の一例としては、シリコン暦105をパターン 形成し、ゲート絶縁階を形成する。誰ゲート絶縁 膜は熟酸化法で形成する方法(高温プロセス)と CVD法もしくはプラズマCVD法等で600℃ 程度以下の低温で形成する方法(低温プロセス) がある。低温プロセスでは、基板として安価なガ ラス基板を使用できるため、大型な液晶表示パネ ルや密着型イメージセンサ等の半導体装置を低コ ストで作成できるほか、三次元【C等を形成する

第2回及び第3回は、本発明の実施例における 半導体装置の製造工程図の別の一例である。第2 図は新面図、第3回は平面図である。

(B)は、該非品質材料層202上に金属層2 03を形成し該金属層をシード領域204となる 部分を残して除去し、熱処理等によって、金属層

203と該非品質材料層202が接触している部 分にシードとなる結晶核を生成させ、続いて、該 非基質材料層202を所定の形状にパターン形成 する工程である。尚、シード領域を結晶化させる 前に非晶質材料層のパターン形成を行ってもよ い。金属層としてA1を用いた場合を例にする と、前述の通り該金属層203と接触している非 品質シリコンは他の部分と比べてより低温でしか も短時間で結晶核が発生し悪い。そこで、金属原 と接触していない部分からは箱品技が美生しない 進度及び時間の熱処理を行うと、シード領域から 選択的に結基成長を誘起することができる。其体 的には温度200℃~450℃程度で15分~2 時間程度の無処理を行うと、金氣層と非品質シリ コン腹の界面付近に結晶核が生迹し結晶成長が始 まる。続いて、金属欄(A1)203をリン藍等 でエッチング独去する。金貨層を除去する理由 は、前述の通り続いて行うより高い温度での熱処 理の際、金属の非晶質シリコン中(特に素子形成 領域まで)への異常拡散を防止するためである。

ておくと、シード領域で複数の結晶核が生成した 場合でも、どちらか一方の優勢な(結晶成長 が違い、又は、結晶核が早く発生した等の)結晶 成長が細い連絡領域で選択され、乌状領域は単統 晶化される。第4図にその結晶成長の核式図を示 す。第4窓において、401は島状領域、402 は連結領域、403はシード領域、404及び4 05は結晶粒を示す。

尚、結晶核が生成する熱処理温度は非晶質シリコンの成態方法によって最適値が異なる。例えば、プラズマCVD法で形成した非晶質シリコンの場合は200℃~350℃程度の比較的低温で結晶核が生成されにくい低温の熱処理でシード領域に結晶核を生成できるメリットがある。

被いて、非晶質シリコン層を所定の形状にパターン形成する。第2回では該非晶質シリコン層を 素子を形成する領域となる島状領域205と譲島 状領域205と該シード領域204を結ぶ遠結領 域206を少なくとも有する形状にパターン形成 する場合を例としている。

(C) は、該非品質材料層202を該シード領域204を起点として、熱処理等により退択的に結晶成長させる工程である。熱処理温度は550で~650で程度で20時間~30時間程度の熱処理を行う。

非晶質シリコン層を前述の如く島状領域205 と連結領域208を有する形状にパターン形成し

無くすことができる。

(D)は、結晶成長させた島状領域205に半 湖体素子を形成する工程である。 両、第2回 (D)では、半導体素子としてTFTを形成する 場合を例としている。図において、207はゲート電値、208はソース・ドレイン領域、209 はゲート絶線額、210は層間絶縁 211は コンタクト穴、212は配線を示す。TPT形成 の形成方法は第1回の実施例と同様の方法は観象である。前述のようにTFTのチャンネル領域に である。前述の存在する確立がほぼ等のははに 配置することで結晶粒界による素子特性の きを皆無にし、参留りを大幅に向上させることが できた。

非晶質シリコン層のパターン形状は第2回に示した形状の他にも様々な形状が考えられる。例えば、第8回~第8回は本発明の実施例における連結領域の平面図の例を示す。第6四~第8回において、601、701、801はシード領域、602、702、802は島状領域、603、70

3、803は連結領域、604、605、704、705、804、805は結晶粒を示す。連結領域の幅にテーパをつけたり。幅の狭いは最初である。等連結領域の形式を行うことをがいた。特に、本党明に基づく全に行うことをもの選択をより完全に行うことをもる。特に、本党明に基づくの登録品技がが登録に、本党明に基づなの。又、建立のような対した。とののでは、連びのような対して、を登録を1012~102では、1

尚、第1図〜第3図の実施例では金属層としてA1を用いる場合を例としたが、本発明はこれに限定されるものではない。例えば、A1ーSi等のA1合金、Cr、Ni、Mo、W、Au、Pt、Ti等の金属もしくはそれらの合金を該金属層として用いることもできる。A1~Si等の

さらに、溶融再結晶化法等とは異なり、本発明はせいぜい650℃程度の低温の熱処理が加わるだけであるため、(1)基板として安価なガラス 
多板を使用できる。(2)三次元ICでは、下層 部の素子に悪影響(例えば、不純物の拡散等)を 与えずに上層部に半導体素子を形成することが出来る。等のメリットもある。 Siと金属との合金を用いると結晶核が生成し最くなる場合がある。Al-Siの場合を例にとると、Siの含有量をO.5wt%程度以下にすると結晶核が均一に発生し易くなる。(Siの含有量が上述の領より大きくなると、より高温の熱処理を行わないと結晶核が生成し難くなる。)

又、本実施例では非晶質シリコン暦の上に金属層を形成する場合を例としたが、積層順はこの逆でもよい。但し、金属層上に非晶質シリコン層を形成した場合は無処理剤に金属層を除去することができない、金属層の段差部を非晶質シリコン層がステップカバーしなければならない等の関題が まずる

又、本発明は、実施例に示したTFT以外に も、絶縁ゲート型半導体業子全般に応用できるほか、バイボーラトランジスタ、静電誘導型トラン ジスタ、太陽電池・光センサをはじめとする光電 変換素子等の半導体素子全般に応用でき、極めて 有効な製造方法となる。

[発明の効果]

また、本発明は、実施例に示した下FT以外にも、絶様ゲート型半導体素子全般に応用できるほか、パイポーラトランジスタ、静電誘導型トランジスタ、太陽電池・光センサをはじめとする光電変換素子等の半導体素子を絶縁材料上に形成する場合に極めて有効な製造方法となる。

#### 4.図面の簡単な説明

第1図(a)~(d)は本発明の実施例における半導体装置の製造工程図である。

第2図(a)~(d)及び第3図(a)~ (d)は本免明の実施例における半導体装置の製造方法であり、第2図は断面図、第3図は平面図 である。


第4図及び第5図は結晶成長の模式図である。 第6図~第8図は本発明の実施例における連結 領域の平面図である。

101、201···· 絕錄性非基質材料 102、202··· 非品質材料層

## 特開平2-140915 (6)

102 シリコンを主体とする 非具質材料層 101 建操性非晶質材料层 (a) 104 シード報域 102 103 全風路 104 101 (b) 105 結晶成長させた シリコン層 105' 禁風放界 104 104 101 (o)

## 第 1 図



・103、203・・・金属層

104、204・/・シード領域

106、207・・・ゲート電値

107、208・・・ソース・ドレイン領域

108、209・・・ゲート絶辞順

109、210・・・層間絶辞職

110、211・・・コンタクト穴

111、212· · · 配報

401,501,602,702:802

· · · 島状領域

40.2, 502, 803, 703, 803


・・連結係域

403, 503, 601, 701, 801

- ・・シード領域


以上

出職人 セイコーエブソン株式会社 代理人 弁理士 上 柳 雅 著(他1名)





第 1 図

# 特開平2-140915 (フ)





第 2 図






第 3 図






第 3 図




第4図




第5図


# 特閒平2-140915 (8)



第6図



第7図



第8 図